北海道科学大学OPAC

ようこそ  ゲスト さん

ジッシュウ Verilog HDL ロンリ カイロ セッケイ : EDA ツール オ ツカッテ FPGA ニ カイロ オ ジッソウ スル

実習Verilog‐HDL論理回路設計 : EDAツールを使ってFPGAに回路を実装する / 木村真也著

(Design wave books)
データ種別 図書
出版者 東京 : CQ出版
出版年 2001.11
本文言語 日本語
大きさ 270p ; 24cm

所蔵情報を非表示

配架場所 巻 次 請求記号 登録番号 状 態 ISBN 資料種別 利用注記 請求メモ 予約
2F書庫1-和書
548.2/KI39 010224783 4789833569 図書

書誌詳細を非表示

別書名 異なりアクセスタイトル:Verilog‐HDL論理回路設計 : 実習
一般注記 付属資料: CD-ROM (1枚 ; 12cm)
参考文献・設計ツール関連URL: p270
著者標目 木村, 真也 <キムラ, シンヤ>
件 名 BSH:電子計算機
BSH:電子計算機 -- プログラミング
分 類 NDC8:548.2
NDC9:548.2
書誌ID 1000057161
ISBN 4789833569

戻る ページトップ