北海道科学大学OPAC

ようこそ  ゲスト さん

REDUCED INSTRUCTION SET COMPUTER ARCHITECTURES FOR VLSI

Reduced instruction set computer architectures for VLSI / Manolis G.H. Katevenis

(ACM doctoral dissertation award;1984)
データ種別 図書
出版者 Cambridge, Mass. : MIT Press
出版年 c1985
本文言語 英語
大きさ 215 p. ; 24 cm

所蔵情報を非表示

配架場所 巻 次 請求記号 登録番号 状 態 ISBN 資料種別 利用注記 請求メモ 予約
1F書庫3-洋書
549.7/KA85 002064388 0262111039 図書

書誌詳細を非表示

一般注記 Originally presented as author's thesis (Ph.D.)--University of California, Berkeley, 1983
Bibliography: p. [201]-207
Includes index
著者標目 *Katevenis, Manolis G. H.
件 名 LCSH:Computer architecture
LCSH:Integrated circuits -- Very large scale integration
分 類 LCC:QA76.9.A73
DC19:621.3819/5835
書誌ID 1000069392
ISBN 0262111039

ページトップ