E-Cats University OPAC

Welcome  Guest 

HDL ニヨル VLSI セッケイ : Verilog HDL ト VHDL ニヨル CPU セッケイ

HDLによるVLSI設計 : VerilogHDLとVHDLによるCPU設計 / 深山正幸 [ほか] 著

Material Type Books
Publisher 東京 : 共立出版
Year 2002.1
Language Japanese
Size x, 245p : 挿図 ; 24cm

Hide book details.

Location Volume Call No. Barcode No. Status ISBN Media type Restriction Request Memo Reserve
2F書庫1-和書
549.7/Mi77 010579658 4320120272 図書

Hide details.

Notes その他の著者: 北川章夫, 秋田純一, 鈴木正國
参考図書: p[241]-242
Authors 深山, 正幸(1966-) <ミヤマ, マサユキ>
北川, 章夫(1961-) <キタガワ, アキオ>
秋田, 純一(1970-) <アキタ, ジュンイチ>
鈴木, 正國(1939-) <スズキ, マサクニ>
Subjects BSH:集積回路
NDLSH:集積回路
Classification NDC8:549.7
NDC9:549.7
NDLC:ND386
ID 1000112680
ISBN 4320120272

Back to Results List Page Top